[] Traitement du signal sur FPGA
ACEN
rockfairy technology

Accueil > Blocs IP > Arithmétique virgule flottante > Arithmétique virgule flottante

Arithmétique virgule flottante | ACEN

Arithmétique virgule flottante

lundi 14 octobre 2013, par admin

Cette famille de blocs IP effectue des opérations arithmétiques sur des entiers en représentation virgule flottante de 32 bits conformes au standard IEEE 754-1985. La mantisse des résultats a une précision de 24 bits et une erreur inférieure ou égale à 0,5 bit.
La notice et un kit d’évaluation sont téléchargeables ci-dessous.

Opération arithmétiqueNoticeKit d’évaluation pour Lattice ECP3
PNG - 717 octets
Inversion virgule flottante
PDF - 81.3 ko
INVS FP
Inversion floating point
Zip - 415.2 ko
INVS FP
Inversion floating point
PNG - 673 octets
Multiplication virgule flottante
PDF - 92.2 ko
MULT FP
Multiplication floating point
Zip - 394.8 ko
MULT FP
Multiplication floating point
PNG - 752 octets
Division virgule flottante
PDF - 94.1 ko
DIVS FP
Division floating point
Zip - 691.8 ko
DIVS FP
Division floating point
PNG - 1.6 ko
Racine carrée virgule flottante
PDF - 80.7 ko
SQRT FP
Square root floating point
Zip - 402.5 ko
SQRT FP
Square root floating point
PNG - 1.6 ko
Racine cubique virgule flottante
PDF - 79.6 ko
CBRT FP
Cube root floating point
Zip - 764.8 ko
CBRT FP
Cube root floating point
SPIP | | Plan du site | Suivre la vie du site RSS 2.0