[] Traitement du signal sur FPGA
ACEN
rockfairy technology

Accueil > Services > Services

Services | ACEN

Services

samedi 12 octobre 2013, par admin

Architecture et études algorithmiques

PNG - 76 ko
Design flow
Design flow

Dans les premières phases du cycle de développement ACEN étudie et affine les algorithmes qui répondent le mieux au standard, au cahier des charges et aux contraintes du système. Cette activité est menée en étroite collaboration avec le chef de projet et les équipes chargées des développements. L’exploration de l’architecture aboutit au choix des processeurs (HW et SW) qui seront utilisés par le système. Les algorithmes sont adaptés au mieux au processeur cible. Au terme de cette phase :

  • les processeurs (FPGA, DSP, CPU) sont choisis,
  • les algorithmes sont alloués à leur processeur cible,
  • les spécifications générales sont prêtes.

Développement du "gateware"

Les développements sont menés conformément aux spécifications. Les développements ont lieu dans les locaux d’ACEN. L’avancement des travaux est régulièrement communiquée au chef de projet au moyen de :

  • revue de spécifications détaillées,
  • rapport d’avancement périodiques.

Une attention particulière est portée à la testabilité du système tout au long du développement :

  • les modules sont développés avec leur environnement de test,
  • chaque module est testé dans son environnement sur simulateur,
  • les sous-systèmes sont accompagnés de programmes de test,
  • puis sont testés en simulation et sur une plate-forme équipée du FPGA cible.

En fin de développement le "gateware" est entièrement testé dans le FPGA dans un environnement aussi proche que possible de l’environnement final. Cette méthode permet de réduire considérablement le nombre d’anomalies et de limiter la durée des phases ultérieures d’intégration.

Intégration et vérification

L’intégration du "gateware" développé par ACEN avec le reste de l’application est généralement faite chez le client en étroite collaboration avec ses équipes de développement. ACEN contribue à cette intégration pour valider la conformité du "gateware" avec les spécifications et les exigences exprimées dans le cahier des charges.

Partenariat

PNG - 38.1 ko
Design flow EDA
Design flow EDA

Certaines parties du cycle de développement ne sont pas couvertes par ACEN mais par des partenaires au sein de "Electronic Design Alliance" :

  • sélection des composants autres que FPGA,
  • développement de cartes électroniques,
  • développements logiciels,
  • intégration et vérification complète.

Ce partenariat offre à ACEN et à ses partenaires les moyens de développer sur cahier des charges un système électronique complet de bout en bout.

SPIP | | Plan du site | Suivre la vie du site RSS 2.0